Lösung zur Übung 6.1-1

Signalverlauf im IC

Hier ist nochmals die in Kapitel 6.1.1 gezeigte Geometrie von Verbindungsleitungen in einer integrierten Schaltung
Kapzitäten zwischen Leiterbahnen
 
1 Zeige, dass damit folgendes Ersatzschaltbild gilt und berechne mit dem gegebenen Werten sowohl den Widerstand R als auch die Kapazität C.
Für den spezifischen Widerstand der Leiterbahn kann der Wert r = 2 µWcm verwendet; für dOx, die Länge l und die Fläche A nehmen wir realistische Werte von 300 nm, 1 mm bzw. 0,1 µm 2; für die relative Dielektrizitätskonstante des Dielektrikums zwischen den Leiterbahnen gilt eox = 4.
rc time constant

Dass das gezeigte Ersatzschaltbild vorliegt ist trivial und muss Elektrotechnikern (hoffentlich) nicht erklärt werden.
Für den Widerstand R gilt
R = rl/A = 2 · 10–6 · 0,1 / 0,1 · 10–8 cm2Wcm · cm ·cm–2 = 200 W.
Für die Kapazität des simplen Plattenkondensators haben wir:
C = e0e 0 · (Fläche)/dOx.
Die Fläche ist nicht unmittelbar klar, aber sie ist = l · x mit x nach Zeichnung ermittelbar aus x · 1/5x = 0.1 µm2; damit x » 0,7 µm.
Damit erhalten wir
C = [(8,8 · 10–12 A·s·V –1·m–1) · (4) · (0,7 · 10–6 m) · (1 · 10–3 m)]/[300 · 10–9 m] = 8,21 · 10–14 A·s·V–1
Da wir wissen, das 1 A·s·V–1 = 1 F, haben wir eine Kapazität von 82 fF (f = femto = 10–15).
Die unten benötigte Zeitkonstante t = RC ergibt sich damit zu
t = 200 W · 82 · 10–15 F = 1,64 · 10–11 V·A–1·A·s·V–1 = 1,64 · 10–11 s = 16,4 · ps.
Die maximale Grenzfrequenz liegt damit bei 61 GHz.
Da der ganze Chip um die 10 GHz "können" soll, und die Grenzfrequenz eines Chips mit vielen Millionen Transistoren und entsprechend vielen Verbindungsleitungen immer nur deutlich schlechter sein kann als die eines einzelnen Elements, erkennen wir jetzt: Wir haben mit RC ein massives Problem.
   
2. Zeige, dass sich bei Einspeisung eines Rechtecksignals am Eingang der Signalverlauf am Ausgang wie unten gezeigt ergibt.
RC Signalform
Hinweis: Die folgendeDifferentialgleichung gilt es zu lösen (Warum?)
I  =  C · dUout
dt  		 =  Uin  –  Uout
R 
Lösungen für die Fälle: Spannung "rauf" oder Spannung "runter" sind (Warum?):
Uout  =  Uin-on · {1  –  exp– (t/RC)}

Uout  =  Uin-on · exp– (t/RC)}

Na ja - Wir haben C = Q/U oder dUout = dQ /C sowie I = R/I und I = dQ/dt. Damit ergibt sich zwanglos
dU out/dt = t –1 · (Uin – Uout(t))
Der Rest ist klar. Für den Fall Uin = 0 und die Randbedingung U out (t = 0) = U0 haben wir die typische "Relaxationsgleichung " vom Typ dy/dt = – lt mit der Lösung y = y0 exp– lt
 

3. Diskutiere:
  1. Die Bedeutung der Zeitkonstanten t = RC für die maximale Taktfrequenz von integrierten Schaltungen.
  2. Die mögliche Beziehung der errechneten Zeitkonstante des Beispiels zu derzeitigen Taktfrequenzen realer Chips.
  3. Mögliche Maßnahmen zur Verringerung dieser Zeitkonstanten unter Berücksichtigung der Eigenschaften realer Materialien.
 

Der erste und zweite Punkt ist oben schon erledigt.
Die Zeichnung macht klar, warum das so ist: Sind die Eingangssignale zu schnell, kommt die Ausgangsspannung gar nicht mehr richtig runter.
Der dritte Punkt wird teuer. Was kann man tun?`Es gibt nur zwei Möglichkeiten: 1. R kleiner machen und 2. C kleiner machen (und dann natürlich ggf. beides kombinieren).
Zunächst zu R.
R könnten wir kleiner machen indem wir die Geometrie der Leitung optimieren. Die Querschnittsgröße muss sich aber nach den Chipstrukturgrößen richten, sie wird also im Laufe der Jahre zwangsläufig immer kleiner werden! Der Chip selber wird aber immer größer, d. h. die Länge der Leitung würde auch immer größer werden, falls man nicht beim Chipdesign höllisch aufpaßt.
Damit bleibt bei Geometrie nur noch die Mehrlagenmetallisierung mit "nach oben" immer gröberen Strukturen (und dadurch kleinerem R ). Wie so was dann aussieht sieht man im Link, der im übrigen auf ein Skript führt in dem auch der ET&IT Studierende sich mal schnell die Grundlagen der Halbleitertechnologie anschauen kann.
Wie steht's mit dem spez. Widerstand r? Bis ca. 2000 nahm man Al als Leiterbahnmaterial, mit einem (nominellen) r Al = 2,7 · 10– 6 Wcm. Das geht noch etwas besser, mit Ag kommt man auf den absolut tiefsten Wert von rAg = 1,63 · 10– 6 Wcm; Cu liegt bei rCu = 1,7 · 10– 6 Wcm. Darunter kommt nichts mehr, das wissen wir jetzt!
Man ist tatsächlich auf Cu umgeschwenkt um eine Verbesserung um den Faktor 1,6 mitzunehmen. Das hat viele Jahre Arbeit und Investitionen in Milliardenhöhe erfordert, denn bei dem Metallisierungsmaterial muss man auch noch viele andere Eigenschafen genau "richtig" haben.
Was machen wir um die "parasitäre" Kapazität C zu verringern?
Bei der Geometrie hilft einerseits was bei R schadet, nämlich Leiterbahnen lateral kleiner machen, andererseits sind kürzere Längen natürlich auch hier gut. Beim "Kleinermachen" muss man aber auch noch bedenken, dass die Kapazitäten zu lateral verlaufenden Nachbarleiterbahnen (oben nicht eingezeichnet) dadurch größer werden; außerdem tendieren die Dicken der isolierenden Schichten dazu, kleiner zu werden - nicht gut. Viel kann mit Geometrieoptimierung also nicht erreichen; außerdem muss man das recht komplexe Gesamtoptimum im Auge behalten.
Bleibt die Verwendung eines Dielektrikums mit eox << 4, ein sogenanntes "low k material" (ausgesprochen (deutsch) "keh") . Nach vielen Jahren Forschung und wohl > 1 Milliarde $ oder € Aufwand, hat es aber noch keine Firma geschafft, ein wirklich verwendbares "low k material" in die Anwendung zu bringen. Der derzeitige Favorit ist poröses SiO2 .
Deswegen (aber nicht nur deswegen), ist die max. Taktfrequenz bei Mikroprozessoren seit Jahren bei einigen GHZ, machdem sie von ca. 1990 - 2002 von 30 MHz auf 4 GHz gestiegen ist.
     

Mit Frame Mit Frame as PDF

gehe zu Übung 6.1-2: Signalverlauf im IC

© H. Föll (MaWi für ET&IT - Script)